⏰ 数字音频时钟 Jitter 深度解析
📑 目录
时钟抖动（Clock Jitter）是数字音频系统中最被"神话化"的参数之一。厂商宣称"飞秒晶振 (Femtosecond Clock) 带来天翻地覆的音质提升"，而测量工程师则指出现代 DAC 的 jitter 水平早已低于人耳可闻阈值数十倍。真相在中间：Jitter 确实影响音质，但在现代设备中它极少是"瓶颈"。
什么是时钟 Jitter？
Jitter 是采样时钟的时序不确定性——理想的数字音频时钟应该在完全等间隔的时间点上触发采样，但现实中时钟边缘到来的时间存在微小的前后偏移。
Jitter 的类型：
- 随机 Jitter (Random Jitter, RJ)：由热噪声等随机过程引起，频谱为宽带噪声。
- 周期性 Jitter (Periodic Jitter, PJ)：由电路中的周期干扰（电源纹波、地弹等）引起，表现为特定频率的调制侧带——对音质影响最大。
- 数据相关 Jitter (Data-Dependent Jitter, DDJ)：由相邻数据比特的符号间干扰引起。
Jitter 的来源
- 晶振相位噪声 (Oscillator Phase Noise)：晶振自身固有的频率抖动，在高品质恒温晶振 (OCXO) 中可低至 -160dBc/Hz @ 10kHz 偏移。
- PLL (锁相环) 传输：从恢复的 SPDIF/AES 时钟中提取时钟的 PLL，其环路带宽直接决定了 jitter 抑制和跟踪速度之间的权衡——带宽越窄，jitter 抑制越好，但锁定越慢。
- 电缆阻抗不匹配和反射：SPDIF 使用 75Ω 同轴线，接头和电缆的阻抗不匹配会在接口处产生反射，反射信号干扰原始信号边沿→引入 jitter。这是 1980 年代 CD 转盘-DAC 组合时 jitter 的主要来源。
- 地弹 (Ground Bounce)：高速数字电路在状态切换时，瞬时电流流过接地电感，造成地电平的瞬间波动，调制晶振输出。
Jitter 对音质的实际影响
采样时钟的 jitter 等效于对音频信号进行频率调制 (FM)——在频谱上表现为：
- 白噪声 Jitter：在整个频谱上均匀提升本底噪声。
- 周期性 Jitter：在信号频率周围产生对称的侧带 (Sidebands)——如 1kHz 信号 + 50Hz 周期性 jitter → 频谱中会出现 950Hz 和 1050Hz 的额外成分，主观上表现为"声音模糊"、"声场变窄"。
Jitter 的听觉阈值
这是一个高度争议的问题。经测量和听测研究的共识：
- 随机 (白噪声) Jitter：即使达到 100ns RMS 也很难被察觉，因为它只是均匀提升本底噪声（且本底噪声远低于房间噪声）。
- 周期性/关联 Jitter：10~20ns 的周期性 jitter 可能被训练有素的听者在安静环境下察觉。因为周期性 jitter 产生的侧带是离散的、非随机的，大脑更易感知。
- 现代 DAC 芯片：内部 ASRC + PLL 的总残留 jitter 通常 < 50ps（皮秒，1ps = 0.001ns）—远低于可闻阈值约 1000 倍。
Jitter 的测量：相位噪声图 / J-test
- 相位噪声图 (Phase Noise Plot)：显示在给定频率偏移处每 Hz 带宽内的噪声功率 (dBc/Hz)。专业级晶振：-100 dBc/Hz @ 10Hz 偏移、-140 dBc/Hz @ 1kHz 偏移。
- J-Test：使用专用的测试信号（全 1 信号 + 1/4 采样率方波的组合，激化数据相关 jitter）通过 FFT 分析输出中的 jitter 侧带。Audio Precision 分析仪内置 J-test。
- DJ / RJ 分离：使用眼图分析 (Eye Diagram) 分离确定性抖动和随机抖动分量。
Jitter 抑止技术
- ASRC (Asynchronous Sample Rate Converter)：将输入数据重新采样至本地固定时钟（本地晶振）。这是现代 DAC 消除 SPDIF 传输 jitter 的最有效手段——输入时钟的 jitter 被 ASRC 彻底丢弃。ESS Sabre DAC 的核心技术之一就是高性能异步 SRC。
- PLL 环路带宽选择：窄带宽（如 1Hz）→ 极好的 jitter 抑制但锁定慢；宽带宽 → 快速锁定但 jitter 抑制差。高端的双 PLL (粗调 PLL + 精调 PLL) 方案兼顾两者。
- FIFO 缓冲 + 重锁存 (Reclocking)：数据进入 FIFO 缓冲（输入时钟写入），由本地精密晶振控制输出（本地时钟读出）。完全的时钟域隔离。
- 光隔离 / 变压器隔离：SPDIF 的同轴电缆上的共模噪声通过隔离变压器阻断。
外置主时钟的争议：有用还是玄学？
高端音响界存在大争论：给 DAC 接一台独立的"主时钟"（如 dCS Paganini Clock、Mutec REF10 等）能否改善声音？
支持者论点：外部 OCXO 恒温晶振的相位噪声远低于 DAC 内部晶振，对录音棚使用多设备同步也是必要的。
反对者论点：
- 如果 DAC 使用 ASRC 或 FIFO 缓冲（大多数现代 DAC 如此），输入时钟的 jitter 被完全弃置——外置时钟的 jitter 再好也没有任何意义。
- 外置时钟需要通过电缆（BNC）传输到 DAC，这条电缆自身引入的电磁干扰、连接器反射和机械振动可能远大于 DAC 内部晶振自身的 jitter。
- 多设备同步确实需要外部时钟，但单台 DAC 的场合，外部时钟的净收益未被科学证据证实。
结论：如果 DAC 使用 ASRC（几乎全部现代 DAC），单台使用外置时钟不会改善内在的转换精度。多台 AD/DA 同步时，外置同步时钟是必需品。